1. Kondisi
[Kembali]Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=clock, B1=clock, B2=1.
Rangkaian
T-flipflop dibuat dengan menggunakan J-K Flip-flop yang inputnya
dijadikan satu. pada percobaan ini Arus dari power mengalir ke B2 menuju
clock dimana sesuai dengan kondisi yaitu berlogika 1. lalu pada B1 dan B0 inputnya yaitu berupa clock , untuk B1 outputnya dihubungkan
pada S dan untuk B0 outputnya dihubungkan pada R ,saat rangkaian
dijalankan nilai dari S dan R itu berubah-ubah dikarenakan clock tadi. R dan S akan aktif jika berupa aktif low atau berlogika 0. karena pada rangkaian ini nilai R dan S nya 1 maka R dan S nya tidak aktif. lalu input sumber yang berlogika 1 akan mengalir menuju J dan K. karena J dan K nya berlogika 1 maka pada output yang dihasilkan pada Q itu berubah ubah dan pada Q^
berada pada logika 1, perubahan nilai output dari Q ini disebut juga dengan kondisi togle.
5. Link download
[Kembali]
Tidak ada komentar:
Posting Komentar