CHAPTER 6.1 DAN 6.2
1. Tujuan
· mengetahui apa itu vixed-bias configuration
· memahami prinsip kerja dari fixed-bias configuration
· mengaplikasikan dengan cara membuat simulasi rangkaian
2. Alat dan Bahan
· Baterai
Baterai menyimpan energi potensi listrik dalam benuk sel elektrokimia (sel volta). Ketika kutub positif dan negativ baterai dihubungkan, potensilistrik kedua kutub akan menyebabkan arus mengalir.
· Resistor
Resistor adalah suatu komponen elektronika yang memiliki nilai hambatan tetentu , dimana haambatan ini akan menghambat arus listrik yang mengalir melaluinya
Cara menghitung nilai resistansi resistor:
· Ground
Ground atau pertahanan adalah sistem pengamanan instalasi listrik dimana jika tejadi kebocoran listrik maka listrik akan lansung mengalair ke tanah sehingga tidak melukai pengguna
· Transistor
Sebuah komponen elektronika yang digunakan untuk penguat, sebagai sirkuit pemutus, sebagai penyambung, sebagai stabilitas tegangan, modulasi sinyal dan lain-lain.
· Kapasitor
Kapasitor adalah komponen elektronika yang fungsi dasarnya untuk menyimpan muatan atau arus listrik didalam sebuah medan listrik untuk waktu yang terbatas .
· DC voltmeter
Alat untuk mengukur besar tegangan listrik dalam suatu rangkaian listrik
· DC ampermeter
Merupakan sebuah alat ukur yang digunakan untuk mengukur seberapa besar kuat arus listrik yang terdapat pada sebuah rangkaian.
3. Dasar teori
6.1 INTRODUCTION
Dalam bab 5 telah ditemukan bahwa tingkat bias untuk konfigurasi transistor silikon dapat diperoleh menggunakan persamaan VBE =0.7 V, IC = β IB , dan IC = IE. Keterkaitan antara variabel input dan output disediakan oleh β. Fakta bahwa beta adalah konstanta membangun hubungan linear antara IC dan IB.
Untuk transistor efek medan, hubungan antara besaran masukan dan keluaran adalah nolinear karena istilah kuadrat dalam persamaan schockey. Hubungan linear menghasilkan garis lurus ketika diplot pada grafik satu variabel versus variabel lainnya,sedangkan fungsi nolinear menghasilkan kurva.
Perbedaan antara analisis tansistor BJT dan FET adalah bahwa variabel pengontrol input untuk tranaistor BJT adalah level arus, sedangkan untuk transistor FET, variabel pengontrol adalah tegangan.
Hubungan umum yang dapat diterapkan pada analisis DC adalah
Untuk JFETS dan MOSFET tipe deplesi, persamaan Shockley diterapkan untuk mengulang jumlah input dan output:
Untuk MOSFET tipe peningkatan, persamaan berikut dapat diterapkan :
Sangat penting menyadari bahwa semua persamaan diatas hanya untuk perangkat!. Mereka tidak berubah degan setiap konfigurasi jaringan selama perangkat berada dalam wilayah aktif. Jaringan hanya menentukan tingkat arus dan tegangan terkait dengan titik operasi melalui persamaannya sendiri.
6.2 FIXED BIAS CONFIGURATION
Pada gambar 6.1 disebut sebagai konfigurasi bias tetap, ini adalah salah satu dari konfigurasi FET yang dapat diselesaikan secara lansung degan menggunakan pendekatan matematika atau grafis.
Konfigurasi gambar 6.1 mencakup level AC, Vi dan Vo dan kapasitor kopling (C1 dan C2). Ingatlah bahwa kapasitror kopling adalah sirkut terbuka untuk analisis DC dan impedansi rendah untuk analisis AC. Resistor RG hadir untuk memastikan bahwa Vi muncul pada input ke penguat FET untuk analisis AC. Untuk analisis DC
Penurunan nol volt dari RG memungkinkan pergantian RG degan arus hubung singkat, seperti muncul di jaringan gambar 6.2 khusus digambar ulang untuk analisis DC
Menerapkan hukum tegangan Kirchhoff searah jarum jam loop yang ditunjukan pada gambar 6.2 akan menghasilkan
Karena VGG adalah suplai dc tetap, tegangan VGS ditetapkan bersarnya, menghasilkan konfigurasi bias tetap.
Tingkat yang dihasilkan dari ID arus drain sekarang dikontrol oleh persamaan Shockley
Karena VGS adalah besaran tetap untuk konfigurasi ini, besar dan tandanya bisa diganti ke persamaan Shockley dan tingkat ID yang dihasilkan dihitung.
Pada gambar 6.3 analisis grafis akan membutuhkan plot persamaan Shockley. Ingatlah bahwa memilih VGS = Vp/2 akan mengasilkan arus drain VDSS / 4 saat memplot persamaan. Tiga poin yang didefinisikan oleh IDSS, Vp, dan perpotongan yang baru saja dijelaskan akan cukup untuk memplot kurva.
Pada gambar 6.4 level tetap VGS telah dilapiskan sebagai garis vertical di VGS = - VGG. Di titik manapun pada garis vartikal, level VGS adalah –VGG, level ID harus ditentukan pada garis vertikal ini
Intersect adalah solusi umum untuk konfigurasi biasanya disebut sebagai diam atau titik operasi. Subskrip Q akan diterapkan untuk mengalirkan arus. Pada gambar 6.4 level diam ID ditentukan dengan menggambar garis horizontal dari Q-point ke sumbu ID vertikal. Setelah jaringan gambar 6.1 dibangun dan beroperasi, level DC dari ID dan VGS yang akan diukur dengan meter dari gambar 6.5 adalah niai diam yang ditentukan oleh gambar 6.4.
Tegangan dari bagian keluaran dapat ditentukan dengan menerapkan hukum tegangan Kirchhoff sebagai berikut:
Ingatlah bahwa tegangan subskrip tunggal mengacu pada tegangan pada suatu titik sehubungan dengan ground. Untuk konfigurasi gambar 6.2
Vs = 0 V
Menggunakan notasi subskrip ganda
Fakta bahwa VD = VDS, dan VG = VGS cukup jelas dari fakta bahwa VS = 0V, tetapi derivasi diatas dimasukan untuk menekankan hubungan yang ada antara notasi subskrip ganda dan notasi subskrip satu. Karena konfigurasi memerlukan dua suplai DC, penggunaannya terbatas dan tidak akan disertakan dalam daftar konfigurasi FET yang paling umum.
4. langkah langkah dan prinsip kerja
a. Langkah langkah
§ Siapkan semua alat dan bahan yang diperlukan
§ Letakkan semua komponen sesuai dengan gambar
§ Lalu, sambungkan semua komponen
§ Terakhir jalankan rangkaian
b. Prinsip kerja
Cara kerja dari konfigurasi bias tetap. Pertama, arus
akan dialirkan ke generator DC dab battery menuju resistor yang mana terjadi
penurunan tegangan yang melewatinya. Setelah itu arus akan disimpan di
kapasitor sebagai medan listrik yang akan dialirkan menuju transistor karena
transistor tersebut memerlukan medan listrik sebagai inputnya. Terakhir, arus
akan dialirkan menuju ground.
5. Gambar rangkaian
gambar 6.1
gambar 6.2
gambar 6.5
gambar 6.6
gambar 6.67
gambar 6.71
6. Video simulasi
video 6.2
video 6.67
video 6.71
7. link download
HTML [disini]
gambar 6.1 [disini]
gambar 6.2 [disini]
gambar 6.5 [disini]
gambar 6.6 [disini]
gambar 6.67 [disini]
gambar 6.71 [disini]
video 6.1[disini]
video 6.2 [disini]
video 6.5[disini]
video 6.6 [disini]
video 6.67 [disini]
video 6.71 [disini]
Tidak ada komentar:
Posting Komentar